# ◎ 公 開 特 許 公 報 (A) 平2-86171

30 Int. Cl. 5

識別記号 庁内整理番号 ④公開 平成2年(1990)3月27日

H 01 L 29/784

8422-5F H 01 L 29/78

321 V

審査請求 未請求 請求項の数 5 (全8頁)

会発明の名称 半導体素子およびその製造方法

> ②特 顧 昭63-236412

223出 願 昭63(1988) 9月22日

⑫発 明 者 飯 島 哲 郎

群馬県高崎市西横手町111番地 株式会社日立製作所高崎

丁場内

勿出 顋 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

79代 理 人 弁理士 小川 勝男 外1名

明田本

- 1. 発明の名称 半減体素子およびその製造方法
- 2. 特許請求の範囲
  - 1. 半導体基板の主面に設けられたゲート酸化膜 と、このゲート酸化膜の下面中央部に設けられ たドレイン領域と、前記ドレイン領域の両側に チャネル形成領域を介してそれぞれ設けられた ソース領域を有する縦型MOSFETを有する 半導体素子であって、前記ゲート酸化膜は前記 半導体基板主面に設けられた底が平坦な商表面 に設けられ、かつ前記チャネル形成領域は平坦 な溝底から溝側面に亘って延在していることを 特徴とする半導体素子。
  - 2. 前記溝底に臨むドレイン領域とチャネル形成 領域との界面部分の曲率は、前記半返体基板の 主面からチャネル形成領域底に至る長さ以上と なっていることを特徴とする特許請求の範囲第 . 1 項記載の半導体業子。
  - 3. 前記溝底面とチャネル形成領域底との間隔は

3 μ m 前後以下となっていることを特徴とする 特許請求の範囲第1項記載の単減体要子。

- 4. 半導体基板の主面に設けられたゲート酸化膜 と、このゲート酸化膜の下面中央部に設けられ たドレイン領域と、前記ドレイン領域の両側に チャネル形成領域を介してそれぞれ設けられた ソース領域を有する縦型MOSFETを有する 半導体素子であって、前記ゲート酸化膜は前記 半導体基板主面に設けられた底が平坦な消費面 に設けられるとともに、前記チャネル形成領域 は平坦な溝底から溝側面に亘って延在し、かつ 前記一対のチャネル形成領域間のドレイン領域 表層部は不純物濃度が高くなっていることを特 徴とする半遠体素子。
- 5. 第1導電型の半導体基板の主面に設けられた ゲート酸化膜と、このゲート酸化膜の下面中央 部に設けられた第1導電型のドレイン領域と、 前記ドレイン領域の両側に第2選進型のチャネ ル形成領域を介してそれぞれ設けられた第1選 電型のソース領域を有する縦型MOSFETを

有する半導体器子の製造方法であって、前記半導体器板の主面に所定間隔離して一対の第2導型領域を形成する工程と、前記半導体器板主面のそれぞれの第2導型型領域の製層部であって少なくとも対面する領域縁側に第1導電型型のなりを形成する工程と、前記半導の画に重って延在でする第2導電型のチャネル形成領域を形成する工程と、有することを特徴とする半導体案子の製造方法。

## 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体素子、特に縦型パワーMOS FET (メタル・オキサイド・セミコンダクタ型 世界効果トランジスタ)単体または縦型パワーM OSFETを組み込んだMOSIC等の半導体素 子およびその製造方法に関する。

〔従来の技術〕

この段型パワーMOSFETは、たとえば、n・ 形のシリコンからなる半導体基板1の主面に設け られたn <sup>-</sup> 形隘からなるエピタキシャル層2の衷 層部に、二重拡散によってp形のベース領域3お よびこのペース領域3の表層部に設けられる n・ 形のソース領域 4 を形成する。この二重拡散の拡 **散長の差がチャネル5となる。また、前記半導体** 基板 1 およびエピタキシャル暦 2 はドレイン領域 6となるとともに、前記二重拡散領域は近接して 設けられる結果、隣合うベース領域3間に挟まれ た領域に二点鎖線で取り囲まれるようなJFET 部7が形成される。また、このJFET部7.チ ャネル5に亙ってゲート酸化腺8が設けられると ともに、このゲート酸化膜8上にはゲート電極9 が形成される。電流は、ゲート(C)に所定の電 圧が印加された状態下で下部ドレイン(D)から 上方に向かい、チャネル5を通りソース(S)に 抜ける。

ところで、パワーMOSPBTの特性を左右するものの一つとしてオン抵抗があり、前記文献に

「は型パワーMOSFBTは、周波数特性が優れ、スイッチングスピードが違く、かつ低電力で駆動できる等多くの特長を有することから、近年多くの産薬分野で使用されている。縦型パワーMOSFETについては、たとえば、日本エス・エス・ティ株式会社発行「ソリッド ステート テクノロジー(solid stale lechnollogy)日本版;1986年1月号、昭和60年12月15日発行、P44~P50に記載されている。この文献には、縦型パワーMOSFETとして、V隣MOSFET、U隣MOSFET、二重拡散MOS(VDMOS)FETが紹介されている。

一方、米国特許第4.376.286号には、 縦型MOSFETのドレイン表面に高濃度n・形 層をソースより深く設け、これによってオン抵抗 (Ron)を低くする例が開示されている。

[発明が解決しようとする課題]

従来の典型的な縦型パワーMOSFETは、第 9 図の模式図に示されるような構造となっている。

も記載されているように、オン抵抗低減のために各種の構造が開発されている。オン抵抗Rowは、チャネル部の抵抗Ro、JFBT部の抵抗R、エピタキシャル層を含む基板の抵抗R、の和となる。このうち、250V~500V耐圧の素子では、前記抵抗(拡かり抵抗)R、の占める割合が、たとえば、40%程度と大きいため、R、を低減することがオン抵抗Rowの低減に繋がる。

前記一対のベース領域3に快まれるJFET部7の抵抗成分R」を低減する構造としては、第10回に示されるように、ベース接合を没くしてJFET部7の断面積を小さくする構造があるが、この構造は拡散深さが设いため、ベース領域周縁曲面部分10の接合の曲率が小さくなり、耐圧が低下してしまう。

また、前記米国特許第4.376.286号に 記載されているように、ドレイン安固、すなわち、 前記JFET部を高濃度にし、JFET部の抵抗 を小さくしてオン抵抗Rouを小さくする構造も開 発されている。 また、第11図に示されるように、前記JFET部に溝11を設け、JFET部7を薄くすることによってR」を低波する構造、いわゆるV溝MOSFETも開発されている。しかし、この構造では、溝11の底部のエッジ12で電界集中を起こし、耐圧(ドレイン耐圧)が損なわれるおそれがある。

本発明の目的はオン抵抗を小さくできる縦型パワーMOSFETを提供することにある。

本発明の他の目的はドレイン耐圧の高い凝型パワーMOSFETを提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および添付図面からあき らかになるであろう。

# (課題を解決するための手段)

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

すなわち、本発明の凝型パワーMOSFETは、 従来のU淋MOSFETと略同様な構造となって

O S F E T のオン抵抗が小さくなる。また、前記ドレイン領域とチャネル形成領域との界面、すなわち、ベース領域周縁局面部分の曲率は溝形成前の拡散で形成される結果、基板主面とチャネル形成領域底との間隔に対応する長さ以上の長さを半径とする結果、緩やかな曲率となり、ドレイン耐圧も高くできる。

# (実施例)

以下図面を参照して本発明の一実施例について説明する。

第1図は本発明の一実施例による疑型パワーM OSFETの一部を示す斜視図、第2図~第6図 は同じく縦型パワーMOSFETの製造における 各段階でのワークであるウェハを示す図であって、 第2図はチャネル形成領域形成のためのp形領域 およびp・形領域が形成されたウェハの断面図、 第3図はソース領域形成のためのn・形領域が形成されたウェハの断面図、第4図は清が形成されたケェハの断面図、第6図 いて、海底は平坦な構造となるとともに、この満の側面にソース領域を移出させ、かつ前記ソース領域とドレイン領域に至るチャネル領域は前記過倒面から海底の平坦部分にまで達する領域に形成されている。また、前記ドレイン領域とチャネル形成領域(ベース領域)との界面の周縁部分の曲率は溝形成前の拡散で形成される結果、基板主面とチャネル形成領域底との間隔に対応する長さいる。

#### (作用)

上記した手段によれば、本発明の縦型パワーMOSFETは、従来のU満MOSFETと略同様な構造となっていて、満底は平坦な構造となるとともに、この溝の側面にソース領域を辞出させ、かつ前記ソース領域とドレイン領域に至るチャネル領域は前記溝側面から構底の平坦部分にまで達する領域に形成されていることから、一対のチャネル形成領域(ベース領域)間のJPET部の断面積は小さくなり、抵抗R、が低波され、縦型M

はポリシリコン膜およびソース電極が形成された ウエハの断箇図である。

この実施例の様型パワーMOSFETにおける その要部、すなわち、セル部分は、第1図に示さ れるような構造となっている。同図において、一 点填線間Wが断面的な単一のセル15部分(セル 長さ)であり、一点填線枠で囲まれる領域が平面 的に見た単一のセル15部分である。このような セル15は、単一の様型パワーMOSFETにあって、縦横に規則正しく多数配設されている。

セル 1 5 は、不純物濃度が 1 0 \*\* c m - 3 程度となる厚さ 1 0 0 μ m 前後の n \* 形(第 1 再電形)のシリコンからなる半導体基板 1 の主面(上面)に設けられる。すなわち、半導体基板 1 の主面には不純物濃度が 1 0 '\* c m - 3 程度となる厚さ 1 0 μ m 前後の n - 形のエピタキシャル暦 2 の投れているとともに、このエピタキシャル暦 2 の投稿能には不純物濃度が 1 0 '\* c m - 3 程度となる厚さ 5 ~ 6 μ m の p 形のチャネル形成領域(ベース領域) 1 6 が設けられている。このチャネル形成

領域16は平面的に見て略矩形状となり、前記半導体基板1の主面に縦横に規則正しく設けられている。また、これらチャネル形成領域16間の半導体基板1の主面には、深さ3μm~4μmの溝11が設けられている。したがって、この溝11は半導体基板1の主面に格子状に設けられることになり、溝11に取り囲まれた領域がセル15になる。

一方、前記チャネル形成領域16の表層部中央には、不純物濃度が101°cm<sup>-3</sup>程度となるρ・形コンタクト領域17が設けられている。また、この半導体基板1の主面、すなわち、前記p・形コンタクト領域17の周縁部分から前記溝11の側面に至る表層部には、不純物濃度が10°°cm<sup>-3</sup>程度となるソース領域4が設けられている。このソース領域4は0.5μm程度の厚さとなっている。また、前記半導体基板1およびエピタキシャル暦2はドレイン領域6を構成している。

他方前記溝11の平坦な溝底には、前記チャネル形成領域16とドレイン領域6との接合(界

また、前記溝11の表面を被うようにゲート酸 化膜8が設けられている。このゲート酸化膜8は、 その厚さが500A~1000Aとなっている。 また、前記ゲート酸化膜8上にはポリシリコンか らなるゲート電極9が設けられている。また、前 記ゲート電極9の上面および側面は絶縁膜18で 被われている。この絶縁膜18は、たとえば、厚 さ8000人のPSG膜(リンシリケートガラス 膜)によって形成され、前記ゲート電極9を被う とともに、消11の縁からわずかに張り出してソ -ス領域4の一部をも被うようになっている。ま た、前記絶縁膜18およびソース領域4ならびに 露出するチャネル形成領域16の表面には、厚さ が数 u mとなるアルミニウム (Al) からなるソ ース電極19が設けられている。さらに、前記半 導体基板1の裏面(下面)には、厚さ数μmのド レイン電極20が設けられている。

つぎに、このような疑型パワーMOSPETの 製造方法について説明する。

縦型パワーMOSFETの製造にあっては、第

面)が達している。湖11の底のエッジ12をド レイン領域 6 内に露出させるせことなく、チャネ ル形成領域16内に位置させることによって、ゲ ートとドレイン間で電界集中が起きることもなく なり、プレークダウンの心配もなくなる。また、 隣合うチャネル形成領域 I 6 の間隔 a は 5 μ m ~ 10μmとなっている。また、淋11の底に対面 する隣合うチャネル形成領域16間のJFET部 7の断面積を小さくするためにも、前記溝11の 底面とチャネル形成領域16との間隔 b は3 μ m 以下になっている。また、前記ソース領域4から 清倒面および清底に至るチャネル5の長さも3 g m~4 µ mとなっている。また、前記溝11の平 坦な底面に臨むチャネル形成領域16のベース領 城周縁曲面部分10の曲率半径は、前記チャネル 形成領域16を半導体基板1の主面に拡散した際 形成されることによって、少なくともチャネル形 成領域16の深さに対応する基さ以上の基さが曲 率半径となり、緩やかな曲面となっている。 これ により、ドレイン耐圧は500V程度と高くなる。

2 図に示されるように、n \* 形 (第1 滅贯型)の シリコンからなる半導体基板1の主面に n - 形の エピタキシャル層 2 を有するウエハ (半導体薄 坂) 21が用意される。この半導体基板1はその 不純物濃度が10<sup>11</sup>cm<sup>-1</sup>となっている。また、 前記エピタキシャル暦 2 はその厚さが10μm程 度となっているとともに、不純物濃度は10°°c m-7程度となっている。このウエハ21はその主 面に部分的に絶縁膜22が設けられ、かつこの絶 緑膜22をマスクとしてボロン (B・) が二重に 拡散される。この二重拡散によって深さ5 μm~ 6 μmの最終的にチャネル形成領域16となるp 形領域(第2導電型領域)23と、この第2導電 型領域23の表層部中央に形成される深さ2μm ~ 3 µ m程度の p \* 形コンタクト領域 1 7 が設け られる。前記第2導電型領域23の不純物濃度は 10''c m-'となり、関値を決定する濃度となっ ている。また、前記p \* 形コンタクト領域17は 101°cm-3と不純物濃度が高くなっている。

つぎに、前記絶縁膜22は除去される。その後、

第3図に示されるように、 再び前記ウエハ21の主面には、部分的に地縁膜24が設けられる。 すなわち、この地縁膜24は前記p \* 形コンタクト領域17の中央に設けられる。そして、この地縁膜24をマスクとして頃(p \* )が拡散されて、第3図に示されるように、隣合うセル15のp \* 形コンタクト領域17間に不純物濃度が10°° c m - 3となる n \* 形領域(第1導電型領域)25が形成される。この第1導電型領域25はその中央部分が除去されて最終的にはソース領域4となる。この第1導電型領域25は0.5μm程度の深さに設けられる。

つぎに、前記絶縁膜24は除去される。その後、第4図に示されるように、前記ウエハ21の主面には、絶縁膜26が部分的に設けられる。そして、この絶縁膜26をマスクとして異方性エッチングが施される。このエッチングによって、隣合う第2導電型領域23の周縁部分および前記第1導電型領域25の中央部分が除去されて、底が平坦となる溝11が形成される。この溝11の形成によ

ることもなくなり、ブレークダウンの心配もなく なる。

つぎに、前記絶縁膜26は除去される。その後、第5図に示されるように、前記簿11の表面には、500Å~1000Åの厚さのゲート酸化膜8か形成されるとともに、このゲート酸化膜8上には厚さ8000Åのポリシリコンからなるゲート電優9が常用のホトリングラフィによって形成される。

つぎに、前記ウェハ21の主面には、第6図に 示されるように、前記ゲート酸化膜8およびゲート でで、常用のフォトリングラフィによって厚さ8000人のPSG膜からなる絶 緑膜18が形成される。これによって前記絶縁膜 18から外れたウェハ21主面領域には、ソース 領域4およびp・形コンタクト領域17が霧出中 る。つぎに、前記ウェハ21の主面全域に数μπ の厚さにアルミニウム(AQ)を落着してソース でで、前記中では、かつウェハ21 裏面にドレ

って、前記第1導電型領域25は二分されてそれ ぞれ港側所に一端を露出するソース領域4となる とともに、前記第2導電型領域23はチャネル形 成領域 (ベース領域) 16となる。前記溝11は 3 μ m ~ 4 μ m の深さに形成され、この湖 l l の 消底面と前記チャネル形成領域 16の底面との間 隔 b は、前記溝 1 1 の消底に対面しかつ隣合うチ +ネル形成領域16間に形成されるJFET郎7 の断面積を小さくするように3μm以下と小さく なっている。また、結晶面(111)が現れる潜 1.1の溝側面に沿う前記ソース領域4からドレイ ン領域6に至るチャネル5の長さは3μm~4μ m程度となる。この結果、前記JFET部7の断 面積が小さくなることによって、抵抗R」が小さ くなる。また、前記游11の平坦な満底のエッジ 12は、半導体基板1およびエピタキシャル間2 によって構成されるドレイン領域6内に露出させ るせことなく、チャネル形成領域16内に位置す るように形成されている。したかって、この構造 によれば、ゲートとドレイン間で電界集中が起き

イン電極20を形成する。このウェハ21は所望の寸法で縦横に分断され、たとえば、第1図にその一郎を示す縦型パワーMOSFETを製造する。

このような構造にあっては、コレクタとなる前 記 n 形の半導体基板 1 およびエピタキシャル層 2 と、ベースとなるp形のチャネル形成領域!6お よびpt形コンタクト領域11と、エミッタとな るn・形のソース領域4とによって寄生npn型 バイポーラトランジスタが形成される。そして前 記寄生npn型パイポーラトランジスタは、特に、 前記ベースの寄生抵抗が大きいとMOSFETの 動作を阻害する。すなわち、前記り形のチャネル 形成領域16の濃度が低いと抵抗が大きくなり、 ベース領域に、リーク電流が発生した場合、電圧 降下によってベース・エミッタ間電圧Vacが大き くなり、寄生npn型パイポーラトランジスタが 動作してしまい、n・形ソース領域4(エミッ タ)との間に電波パスができてしまう。この結果、 MOSFETでは、正常なトランジスタ動作が不

可能になる。そこで、この実施例では、ベースにおいて、不能物濃度が高くなる p・形コンタクト 領域 1 7を設けることによって、ベースの寄生抵 (流を下げてベース・エミッタ間 電圧 V \*\*\* を か 大となるのを 防止する 構造としてある。 したがって、この実 施例の場合には、 前記 p・ 形コンタクト 領域 1 7 の不 純 物濃度 は 1 0 '' c m '' 2 と で ることから、 不 純 物濃度 は 1 0 '' c m '' 2 と 前記 p・ 形 コンタクト 領域 1 7 に 比較して低くなっている。

このような疑型パワーMOSFETにあっては、 つぎのような効果を奏することになる。

(1) 本発明の疑型パワーMOSFETは、チャネル形成領域(ベース領域)の周縁の曲面部分の 曲率は、半導体基板の主面に深い拡散を施す結果 形成される結果、前記拡散深さに対応する以上の 曲率半径となるため、緩やかな曲面となり、ドレイン耐圧が高くなるという効果が得られる。

(2) 本発明の縦型パワーMOSFETは、チャ

ネル形成領域(ベース領域)を半導体基板の主面に深く拡散を行うことによって形成しているが、 その後溝を形成しているため、JFET部は浅くなり、JFET部の拡がり抵抗R,が小さくなる という効果が得られる。

(3) 上記(2) により、本発明によれば、疑型パワーMOSFETのオン抵抗を低波できるという効果が得られる。オン抵抗の低波率はドレイン 耐圧500Vクラスで15~20%にも及ぶ。

(4)上記(3)により、本発明の疑型パワーMOSFETは、同一のチップサイズで比較すると 高性能化ができ、また、性能を一定にするとチップシュリンク化が可能となり原価低波が図れると いう効果が得られる。

(5) 本発明の縦型パワーMOSFETは溝を有するが、この溝の溝座のエッジ部分はドレイン領域には露出せず、チャネル形成領域(ベース領域)に位置するように形成されていることから、ゲートとドレイン間で電界集中が起きることもなくなり、ブレークダウンの心配もなくなるという

効果が得られる。

(6) 本発明の秘型パワーMOSFETは、ソース領域を海斜面に形成されることから、寄生パイポーラトランジスタのベース抵抗を下がり、破壊耐量が向上するという効果が得られる。

(7) 本発明の縦型パワーMOSFETは、チャネル形成領域(ベース領域)に p・形コンタクト領域を設けた構造となっていることから、ベースの寄生抵抗の増大が抑止され、寄生 n p n 型 バイポーラトランジスタが動作しなくなり、縦型パワーMOSFETの動作が安定し、信頼性が高くなるという効果が得られる。

(8)上記(1)~(7)により、本発明によれば、オン抵抗が小さくかつ耐圧が高い小型化可能な凝型パワーMOSFETを提供することができるという相乗効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その要旨を逸殷しな い範囲で種々変更可能であることはいうまでもない。たとえば、第7図は前記チャネル形成領域16間のJFET館7の不純物濃度を高くした例である。この構造によれば、JFET部7の表層部を不純物濃度が高い高不純物濃度領域27としてあることから、拡がり抵抗尺」がさらに小さくなり、さらにオン抵抗を小さくできる。すなわち、この例では、オン抵抗のさらなる低波とともに、ドレイン耐圧の向上も達成できる。

第8図は前記チャネル形成領域16およびこのチャネル形成領域16間のJFET部7を前記チャネル形成領域16のエピタキシャル成長時に製造した例である。すなわち、前記JFET部7はチャネル形成領域16をエピタキシャル成長させる前に埋め込み層を放散させて埋め込み層を放散させて埋め込みので、 放長時にこの埋め込み層を放散させて埋め込みが、 放展時にこの埋め込み層を放散させて埋め込みが、 放展時にこの埋め込み層を拡散させて埋め込みがである。なお、この構造でもJFET部7の不純物 減度を高くすることによって抵抗R」をさらに小 さくすることができる。

また、前記簿を形成する方法としては、LOCOS法を利用しても良い。すなわち、LOCOS法で形成した絶縁膜を除去することによって、倒面が穏やかな斜面となる漢を形成することができる。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である縦型パワーMOSFETの製造技術に適用した場合について説明したが、それに限定されるものではなく、このような縦型パワーMOSFETを組み込んだパワーMOSICあるいはIGBTに適用できる。

## (発明の効果)

本願において開示される発明のうち代衷的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

本発明の縦型パワーMOSFETは、従来のU 溝MOSFETと略同様な構造となっていて、溝 底は平坦な構造となるとともに、この溝の側面に

第3図は同じくソース領域形成のための n・形領域が形成されたウェハの断面図、

第4回は同じく溝が形成されたウェハの断面図、 第5回は同じくゲート酸化膜およびゲート電極 が形成されたウェハの断面図、

第6図は同じくポリシリコン膜およびソース電 極が形成されたウェハの断面図、

第7図は本発明の他の実施例による縦型パワー MOSFETの要部を示す断面図、

第8図は本発明の他の実施例による模型パワー MOSFETの要部を示す断面図、

第9図は従来の駐型パワーMOSFETの要部を示すね式図。

第10図は同じく従来の縦型パワーMOSFE Tの要部を示す模式図、

第11図は同じく従来の凝型パワーMOSFE Tの要部を示す模式図である。

1 · · · 半導体基板、2 · · · エピタキシャル 層、3 · · · ベース領域、4 · · · ソース領域、 5 · · · チャネル、6 · · · ドレイン領域、7 ·

### 4. 図面の簡単な説明

第1図は本発明の一実施例による縦型パワーM OSFETの一部を示す斜視図、


第2図は本発明の段型パワーMOSFETの製造においてワークであるウェハに p 形領域および p \* 形領域を形成した状態を示す断面図、

代理人 弁理士 小川勝男



Ņ,

X






5 ーチャネル 6 ードレイン領域

10 -- ベース領域同縁曲面部分 11 -- 鴻 12 -- エッジ 16 -- チェネル形成領域 (ベース領域)





) 15

12 6 7 12

15

